Составление схемы устройства с использованием стандартных блоков САПР Quartus и построение диаграмм

- составление и обоснование выбора функциональной схемы (схема упрощенная, для
выполнения задания потребуется её доработать);
- разработку проектируемой схемы в САПР Quartus с использованием
стандартных блоков, предоставляемых САПР (И, НЕ, дешифратор, триггер и
т.д.) и библиотечных функций соответствующих реальным микросхемам
(например, библиотека maxplus2), протестировать ее работу с
использованием временных диаграмм (нельзя использовать вставки на
SystemVerilog и автоматические макросы);
- разработку проектируемой схемы в САПР Quartus с использованием языка
описания аппаратуры SystemVerilog и описание ее работы с использованием
временных диаграмм;
- анализ двух подходов к разработке проектируемой схемы;
- обоснование и выбор FPGA на базе которого будет синтезироваться
разрабатываемая схема;
- моделированием с применением САПР Quartus.
- назначение входов и выходов проектируемой схемы на выбранном FPGA.

Более подробное ТЗ скину исполнителю