Перевод статьи на тему верификации и валидации преобразований моделей на языке SysML в код языка VHDL-AMS.
